

情 報

情報Ⅰ 次の問1と問2に答えなさい。各問の同じ記号の には同じものが入ります。

問1 高校A, B, Cにおいて、それぞれ通っている生徒100名を対象に1500 m持久走を実施し、タイム(秒)を0.1秒の単位まで記録した。いずれの高校でも、同タイムを記録した生徒はいなかった。各高校で、タイムが早い方から25番目になった生徒を、高校Aは x 、高校Bは y 、高校Cは z とする。

図1は高校Aに通う生徒100名のタイムを集計したヒストグラムである。ヒストグラムでは、階級として290秒から450秒までの10秒刻みの区間を考え、階級ごとに、その区間内の数値をとるデータの個数が度数として縦軸に示されている。高校Aに通う生徒100名のタイムの中央値を含む階級は、 ア 秒以上 イ 秒未満の区間である。また、第1四分位数を含む階級は、 ウ 秒以上 エ 秒未満の区間であり、第3四分位数を含む階級は、 オ 秒以上 カ 秒未満の区間である。ここで、四分位数とは、データを小さい順に並べたとき、それらのデータを四等分する位置の値のことをいい、小さい方から順に、第1四分位数、第2四分位数、第3四分位数と呼ぶ。第2四分位数は中央値でもある。

図2は、高校Bに通う生徒100名のタイムに関する箱ひげ図である。箱ひげ図では、データの最大値、最小値、第1四分位数、第2四分位数、第3四分位数が図2のように示されている。図2の箱ひげ図から高校Bに通う生徒100名のタイムを集計したヒストグラムは、図3の キ のヒストグラムである。

生徒 x と z では、タイム差(遅いタイムから早いタイムを引いた値)が12.0秒あり、生徒 y と z ではタイム差が5.0秒であった。これより、高校Cに通う生徒

100名のタイムを集計したヒストグラムは、キとも異なるので、図3のクのヒストグラムである。

次の(1)と(2)に答えなさい。解答紙には答のみを記入しなさい。

- (1) ア～カにあてはまる適切な数値を書きなさい。
- (2) キとクにあてはまる適切な記号を(a), (b), (c), (d)からそれぞれ一つ選び記号で書きなさい。ただし、図3に含まれる高校BとCに関するヒストグラムは、互いに異なるものとする。




図 1




図 2





図3 (その1)





図3 (その2)

問2 コンピュータで演算や制御を行うための回路を論理回路という。基本的な論理回路として、「論理積（AND 回路）」、「論理和（OR 回路）」、「否定（NOT 回路）」がある。これらの三種類の回路を組み合わせることで、コンピュータではすべての計算を行うことができる。AND、OR、NOT の他によく用いられる論理回路として「否定論理積（NAND 回路）」がある。

AND、OR、NOT、NAND 回路の図記号を図1に示す。それぞれの回路への入力と回路からの出力との関係を表す真理値表を以下の表1～4に示す。




図1

表 1

AND 回路の

真理値表

入力		出力
A	B	L
0	0	0
0	1	0
1	0	0
1	1	1

表 2

OR 回路の

真理値表

入力		出力
A	B	L
0	0	0
0	1	1
1	0	1
1	1	1

表 3

NOT 回路の

真理値表

入力	出力
A	L
0	1
1	0

表 4

NAND 回路の

真理値表

入力	出力	
A	B	L
0	0	1
0	1	1
1	0	1
1	1	0

次の(1)～(6)に答えなさい。ただし、回路を設計する際には図1に示した図記号を用い、AND、OR、NAND 回路については入力数が2の回路を用いること。各問において必要なら指定された回路を複数用いてよい。

- (1) 図2に示すような2つの入力に対する1ビットの加算回路を作成した。この回路における入力 A、B と出力 X、Y との関係を表す真理値表を記述しな

さい。




図 2

- (2) 図 2 の論理回路の出力 X と Y の表現する情報は、一方が 1 ビットの加算処理における和であり、他方は桁上がり（キャリー）の有無である。桁上がりの有無を表現しているのは、出力 X と Y のうちのどちらであるかを書きなさい。

NAND 回路だけを用いて図 1 に示す NOT 回路と入出力が同等の論理回路を、図 3 に示すように設計できる。



図 3

- (3) NAND 回路だけを用いて AND 回路と入出力が同等の論理回路を設計しなさい。
- (4) NAND 回路だけを用いて OR 回路と入出力が同等の論理回路を設計しなさい。
- (5) 図 2 の論理回路を NAND 回路だけを用いて設計しなさい。
- (6) 図 2 の論理回路は、下位桁からの桁上がりがあることを考慮していない。このような加算回路を半加算器という。一方で、下位桁からの桁上がりがある

ことを考慮した加算回路を全加算器という。全加算器の 2 つの出力 X , Y の表現する情報は、それぞれ半加算器における 2 つの出力 X , Y の表現する情報と同じである。一方、入力は図 2 に示した A , B の 2 つに、下位桁からの桁上がりの有無を示す C を加えた 3 つになる。入力 A , B , C と出力 X , Y との関係を表す真理値表を記述しなさい。

情報

情報 II 2 以上の整数 n が与えられたとき、 n が素数かを判定するアルゴリズムについて考える。

次の各問に答えなさい。

問 1 アルゴリズム 1 について、 n を 2, 3, 4, 5, 6, 7, 8 として実行したときの出力をそれぞれ書きなさい。ただし、出力が複数回あるときは、出力されるすべての数値を書きなさい。また、何も出力されないときは「出力なし」と書きなさい。

アルゴリズム 1

文 1 整数の変数 i を用意する
文 2 i に 2 を代入する
文 3 i が $n - 1$ 以下の間、以下の文 4~5 を指示に従って繰り返し、
それ以外は文 6 に進む
文 4 もし n を i で割った余りが 0 ならば、 i を出力する
文 5 i を 1 増やす
文 6 終了する

問 2 2 以上の整数 n について、アルゴリズム 1 は何を出力するものか書きなさい。

問 3 アルゴリズム 2 は、2 以上の整数 n について n が素数かを調べるものである。

ア

 に適切な表現を埋めてアルゴリズム 2 を完成させなさい。

アルゴリズム 2

文 1 整数の変数 i および変数 c を用意する
文 2 i に 2 を代入する
文 3 c に 0 を代入する
文 4 i が $n - 1$ 以下の間、以下の文 5~6 を指示に従って繰り返し、
それ以外は文 7 に進む
文 5 もし n を i で割った余りが 0 ならば、 c を 1 増やす
文 6 i を 1 増やす
文 7 もし c が

ア

 ならば、「素数」を出力する
文 8 終了する

問 4 アルゴリズム 2 について、 n を 2, 3, 4, 5, 6, 7, 8 として実行したときの出力をそれぞれ書きなさい。ただし、何も出力されないときは「出力なし」と書きなさい。

問 5 アルゴリズム 2 について、 n を 13, 35 として実行し終了するまで、それぞれ文 5 は何回実行されるか示しなさい。ただし、 n を i で割った余りが 0 であるかないかに関わらず、実行が文 5 に到達することに 1 回と数える。

問 6 アルゴリズム 2 の文 4 を次の文 4' に変えたものをアルゴリズム 2' とする。
アルゴリズム 2' について、 n を 13, 35 として実行し終了するまで、それぞれ文 5 は何回実行されるか示しなさい。ただし、数え方は問 5 と同じとする。

アルゴリズム 2' (アルゴリズム 2 の文 4 の変更)

文 4' i が $n-1$ 以下 かつ c が 0 の間、以下の文 5~6 を指示に従って繰り返し、それ以外は文 7 に進む

問 7 アルゴリズム 2' の文 5 の実行回数を減らすためにはどのような工夫が考えられるか理由とともに書きなさい。

(以 下 余 白)